交换机整机系统硬件开发工程师

岗位职责：1.整机系统硬件架构设计：-定义UB交换机整机硬件架构，包括主板、交换板、接口板的互连方案，确保支持UB协议要求的多端口线速交换。-主导整机信号完整性（SI）和电源完整性（PI）规划，优化高速SerDes的布线和端接设计，降低误码率。-设计系统级时钟架构，支持UB协议要求的时钟同步精度，避免多板卡间的时序偏差。2.UB协议系统集成：-将UB交换芯⽚、PHY、内存等核⼼器件在系统级集成，确保协议栈（物理层⾄网络层）的功能一致性。-解决多板卡协同中的协议兼容性问题，如链路训练序列的同步、VL（虚拟通道）资源的全局分配。-实现系统级拥塞控制机制，通过背板互联传递拥塞标记（如FECN），避免整机拥塞扩散。3.电源与散热设计：-设计⾼功率密度整机的供电方案（如3kW），优化VRM效率和动态响应，满足UB协议要求的低抖动供电。-主导散热架构设计（如液冷/风冷），确保芯片结温符合UB协议的工作范围（如0-105°C），避免因过热触发链路降速。4.系统验证与调试：-制定整机测试策略，覆盖UB协议关键场景：多路径路由正确性、信用流控稳定性、FEC纠错能力。-使用高速示波器、协议分析仪等工具，诊断系统级故障（如包丢失、时序违规），定位至芯片、PCB或固件问题。-领导系统级容错测试，验证链路切换、电源故障等场景下的UB协议恢复机制。任职要求：1.教育背景与经验：-电子工程、通信工程等相关专业及以上，8年以上网络设备整机硬件开发经验。-有大型交换机、路由器整机系统开发成功案例，熟悉InfiniBand、Ethernet等高速互连技术者优先。2.UB协议系统级理解：-精通UB协议栈在整机中的实现约束，包括：-物理层：SerDes通道损耗预算、FEC在背板中的纠错能力、链路训练时序要求。-数据链路层：多板卡间的信用流控同步、VL调度在系统级的资源冲突避免。-网络层：跨板卡路由表一致性、拥塞信息的系统级传递机制。-掌握UB协议错误恢复流程在整机中的实现，如链路重训练、多路径切换的协同。3.系统硬件核心技术：-高速设计专家：具备高速背板/电缆设计经验，掌握阻抗匹配、串扰抑制、损耗补偿技术。-电源架构能力：熟悉多相VRM、POE++供电设计，能优化PDN阻抗，满足UB芯片的瞬态电流需求。-热设计经验：有液冷系统或高密度风冷设计经验，能通过热仿真（如FloTHERM）确保芯片散热。4.工具与流程：-熟练进行SI/PI仿真，及热仿真工具。-熟悉整机测试标准（如NEBS、GR-），并制定企业级测试规范。-有UB协议或类似高性能协议（如InfiniBand）的整机开发经验者优先。-熟悉网络设备冗余设计（如电源冗余、控制板冗余），支持系统高可用性者优先。-掌握高速连接器（如MCIO、SFP-DD）的选型与可靠性验证方法者优先。-有团队管理经验，能领导跨硬件、软件、测试团队完成整机交付者优先。-系统思维：能统筹芯片、PCB、电源、散热多领域设计，优化系统级指标。-问题定位能力：善于通过数据分析定位系统性故障根因（如误码率劣化成因）。-跨团队协作：具备与芯片、软件、结构团队高效协同的经验，推动技术决策。-质量意识：坚持系统级可靠性标准，主导FMEA（故障模式分析）流程。岗位福利：1.核心项目参与：主导决定公司战略产品的整机架构，影响行业技术方向。2.全流程掌控：从架构设计到量产交付，全程主导整机系统实现。3.技术成长：提供*实验室资源与行业专家合作机会。4.竞争力薪酬：包含薪资、股票期权、补充医疗保险等全面福利。
联系我时，请说是在58同城上看到的，谢谢！